Surface Engineering of Compound Semiconductor Light-Emitting Diodes for Enhanced Efficiency

Abstract

Micro-LEDs, which serve as essential light sources for next-generation high-resolution displays and augmented reality (AR/VR) devices, encounter significant commercialization challenges due to the size-dependent efficiency droop (S-droop) phenomenon. This issue becomes pronounced as chip dimensions decrease below tens of µm. The present study attributes this degradation primarily to the deterioration of three key parasitic parameters: series resistance (Rs), parallel resistance (Rp), and parasitic diode (Dp). These issues arise from sidewall defects introduced during etching and from unstable contact characteristics at the electrode-semiconductor interface. To address these challenges, this thesis proposes a comprehensive surface and interface engineering strategy designed to regulate these parameters at the atomic scale.

To modulate Rs at the upper interface, a hybrid transparent electrode composed of graphene and a metal mesh was employed. The application of UV-ozone treatment effectively removed interfacial contaminants and induced chemical p-doping, thereby significantly reducing the specific contact resistance at the metal-semiconductor interface. This process ensured uniform carrier injection across the entire emission region.

A multifunctional surface sulfidation process using ammonium sulfide ((NH4)2S) was developed to simultaneously mitigate Rs degradation at the top surface, prevent Rp reduction, and suppress Dp for mationcaused by sidewall defects. This process simultaneously etches damaged layers and chemically passivates them by replacing dangling bonds with robust metal sulfides. This dual mechanism effectively suppresses non-radiative Shockley-Read-Hall (SRH) recombination and leakage current pathways, thereby increasing Rp. Notably, a 120.6% enhancement in external quantum efficiency (EQE) was achieved in the low-current operating regime of ultra-small 10 µm devices.

In summary, the surface engineering technology developed in this research provides a universal pretreatment platform for the precise modulation of parasitic components. This work represents a paradigm shift from conventional passive protection to proactive defect rectification, establishing a critical technological foundation to accelerate the commercialization of next-generation ultra-high-resolution MicroLED displays.|차세대 초고해상도 디스플레이 및 증강현실(AR/VR) 기기의 핵심 광원인 마이크로 LED 는 칩 크기가 수십 마이크로미터(μm) 이하로 축소됨에 따라 발생하는 ‘크기 의존적 효율 저하(S-droop)’ 현상으로 인해 상용화에 큰 어려움을 겪고 있다. 본 연구에서는 이러한 효율 저하의 근본 원인이 식각 공정 중 발생하는 측벽 결함과 전극-반도체 계면의 불안정한 접촉 특성에 기인한 세 가지 핵심 기생 파라미터—직렬 저항(Rs), 병렬 저항(Rp), 기생 다이오드(Dp)—의 악화에 있음을 규명하고, 이를 원자 수준에서 능동적으로 제어할 수 있는 포괄적인 표면 및 계면 제어 방법론을 제시하였다.

첫째, 상부 계면의 Rs 제어를 위해 그래핀과 금속 메쉬를 결합한 하이브리드 투명 전극을 도입하였다. 자외선-오존(UV-ozone) 처리를 통해 계면 오염물을 제거하고 능동적인 p-도핑을 유도함으로써, 금속-반도체 접촉 저항을 획기적으로 낮추고 발광 면적 전역으로의 균일한 캐리어 주입을 달성하였다.

둘째, 상부 계면 오염에 의한 Rs 증가, 측벽 결함에 의한 Rp 저하 및 Dp 형성을 억제하기 위해 황화암모늄((NH4)2S) 기반의 다기능 표면 황화 공정을 개발하였다. 이 공정은 식각 데미지 층을 정교하게 제거하는 ‘미세 식각’과 표면 미결합 결함(Dangling bond)을 견고한 금속-황화물 결합으로 치환하는 ‘화학적 패시베이션’을 동시에 수행한다. 이를 통해 비발광 SRH 재결합 및 누설 전류 경로를 원천 차단하여 Rp 를 대폭 상승시켰으며, 특히 10 μm 초소형 소자의 저전류 구동 구간에서 외부 양자 효율(EQE)을 120.6% 향상시키는 괄목할 만한 성과를 달성하였다.

결론적으로, 본 연구에서 확립한 계면 제어 기술은 소자의 기생 성분들을 정밀하게 제어할 수 있는 범용적인 전처리 플랫폼을 제공한다. 이는 단순히 수동적인 보호막을 형성하는 기존 방식을 넘어 결함을 능동적으로 치유하는 공정 패러다임의 전환을 의미하며, 향후 초고해상도 마이크로 LED 디스플레이의 상용화를 앞당길 핵심적인 기술적 토대가 될 것이다.