Design of Resistive Dipoles Using Chip Resistors With Minimum Number of Resistance Values

Abstract

This study proposes a systematic resistive dipole design method and a new discretization method to minimize the number of resistance values. Resistive dipoles are characterized by loading the antenna with a resistive profile to significantly reduce internal reflections. These resistive profiles are typically Wu-King profiles, which have the advantage of minimizing the distortion of the radiated signal. Conventional resistive dipole implementations can be categorized into two types: those that implement the continuous profile as it is, and those that discretize it into lumped resistance. However, when implementing a continuous profile, it is not easy to control the thickness of the resistive layer due to process difficulties, resulting in a resistance profile that is completely different from the intended design. On the other hand, discretization into chip resistors requires a wide range of resistor values, and high-frequency resonance issues can cause an upper limit to the operating frequency band. For these reasons, it is difficult to predict the usable frequency band in conventional resistive dipole designs, and most of them have relied on empirical methods. In order to solve this problem, the relationship between the main design variables of a resistive dipole (antenna length, resistance per unit length at the drive point) and the lowest possible operating frequency was quantitatively analyzed and a relationship was derived. It also analyzed the phenomenon that a certain resonance frequency is formed depending on the chip resistance spacing when discretizing the resistance profile, and proposed a relationship between the chip resistance spacing and the upper limit of the resonance frequency. The conventional discretization method is to divide the entire resistive dipole into equal lengths and then integrate each section to load the chip resistor with the corresponding resistance value one by one. In this case, there are many types of resistors required, and the calculated resistors may not have commercially available chip resistors. Therefore, a new discretization method is proposed that changes the discretization interval based on the resistor value. By integrating the newly obtained relationship between design variables and the discretization method, a systematic resistive dipole design process based on the operating frequency band was established. To verify the proposed method, resistive dipoles with 4-6 GHz and 4-8 GHz frequency bands were fabricated and measured by the conventional discretization method and the proposed discretization method, respectively. The results show that there is no difference between the resistive dipoles designed by the proposed discretization method and the conventional discretization method.|저항성 다이폴(resistive dipole)의 길이와 저항 프로파일을 체계적으로 결정하는 방법과 이를 이산 저항으로 구현할 때 사용되는 저항값의 종류를 최소화할 수 있는 새로운 이산화 방법(discretization method)을 제안하였다. 저항성 다이폴은 안테나에 저항 프로파일을 장하함으로써 내부 반사를 크게 줄이는 특징을 갖는다. 이러한 저항 프로파일은 주로 Wu-King 프로파일을 사용하며, 이로 인해 방사된 신호의 왜곡이 최소화되는 장점이 있다. 기존 저항성 다이폴 구현 방식은 연속 프로파일을 그대로 구현하는 방법과 이를 일정 구간별로 나누어 이산화하는 방법 두 가지로 나눌 수 있다. 그러나 연속 프로파일 구현 시에는 공정 상의 어려움으로 인해 저항층 두께 제어가 쉽지 않아, 의도한 설계와 전혀 다른 저항 프로파일이 형성될 수 있다. 반면, 이산화하여 칩저항으로 구현할 경우에는 다양한 저항값이 요구되며, 고주파 공진 문제로 인해 동작 주파수 대역의 상한이 형성되는 문제가 있다. 이러한 이유로 기존 저항성 다이폴 설계는 사용 가능 주파수 대역을 예측하기가 어렵고, 대부분 경험적 방법에 의존해왔다. 이러한 문제를 해결하기 위하여, 저항성 다이폴의 주요 설계 변수(안테나 길이, 급전점에서의 단위 길이당 저항)와 동작 가능한 최저 주파수 사이의 상관관계를 정량적으로 분석하고, 이를 바탕으로 관계식을 도출하였다. 또한 저항 프로파일을 이산화할 때, 칩저항 간격에 따라 특정 공진주파수가 형성되는 현상을 분석하고, 이를 통해 칩저항의 간격과 공진주파수 상한 사이의 관계식을 제안하였다. 기존 이산화 방법은 저항성 다이폴 전체를 동일한 길이로 분할한 뒤, 각 구간을 적분하여 해당하는 저항값을 갖는 칩저항을 하나씩 장하하는 방식이다. 이 경우 필요한 저항값의 종류가 많고, 계산된 저항값에 상용 칩저항값이 없는 경우가 발생할 수 있다. 이를 개선하기 위해 저항값을 기준으로 하여 이산화 간격을 달리하는 새로운 이산화 방법을 제안하였다. 새롭게 구한 설계 변수 간의 관계식 및 이산화 방법을 종합하여 동작 주파수 대역을 기반으로 체계적인 저항성 다이폴 설계 프로세스를 수립하였다. 이를 검증하기 위하여 4–6 GHz 및 4–8 GHz 주파수 대역을 가지는 저항성 다이폴을 기존 이산화 방법과 본 연구에서 제안한 이산화 방법으로 각각 제작하여 측정하였다. 새롭게 제안된 이산화 방법과 기존의 이산화 방식으로 설계한 저항성 다이폴의 차이가 없는 것을 확인하였다.